Industrie et économie.

Tendances récentes concernant le nombre de couches dans les procédés de fabrication de

반도체뉴스 Editorial team · 2026.06.14 · Reading time 13min · Views 4 ·
Key — Samsung Electronics et TSMC ont commencé la production en masse de puces utilisant un processus de 3 nanomètres en 2024. Le nombre de couches de ces dernières puces semi-conductrices dépasse en moyenne 20 à 25, et certains processeurs haute performance comptent plus de 30 couches.

Samsung Electronics et TSMC ont commencé la production de masse des puces utilisant le procédé 3nm en 2024. Le nombre de couches de ces dernières puces est supérieur à 20-25 en moyenne, et certaines puces haute performance ont plus de 30 couches. Cela représente une augmentation d'environ 150 % par rapport à la situation en 2018, lorsque le procédé 7nm avait un nombre moyen de couches d'environ 12. Cette augmentation souligne la complexité croissante des procédés et les exigences accrues en matière de précision entre les couches.

Tendances récentes du nombre de couches dans les procédés de semi-conducteurs en 2024 : que se passe-t-il au-delà de 3nm ?
Tendances récentes du nombre de couches dans les procédés de semi-conducteurs en 2024 : que se passe-t-il au-delà de 3nm ?

Pourquoi le nombre de couches a-t-il augmenté dans le procédé 3nm ?

Le nombre de couches dans le procédé 3nm est en moyenne de 20 à 25, et certaines puces haute performance dépassent les 30 couches. Cette augmentation est essentielle pour augmenter la densité des transistors et, grâce à une conception complexe des isolants inter-couches, du câblage métallique et des structures de jonction, pour garantir à la fois l'efficacité énergétique et les performances. Par exemple, la structure en 24 couches du procédé 3nm de TSMC représente une augmentation de 33 % par rapport au procédé 5nm précédent (18 couches).

  • L'indice de complexité des procédés est passé de 4,3 en 2018 (procédé 7nm) à 6,1 en 2024 (procédé 3nm).
  • L'épaisseur des isolants inter-couches a diminué à moins de 10 nm, ce qui a entraîné une augmentation du risque de court-circuit entre les électrodes de 2 fois.
  • Par conséquent, l'utilisation d'alliages de cuivre/nickel pour le câblage et de matériaux isolants à constante diélectrique élevée (κ ≥ 4,0) a été élargie pour réduire les interférences électriques entre les couches.
Pourquoi le nombre de couches a-t-il augmenté dans le procédé 3nm ?
Tendances récentes du nombre de couches dans les procédés de semi-conducteurs en 2024 : que se passe-t-il au-delà de 3nm ?

Quel est l'impact de l'augmentation du nombre de couches sur la productivité ?

L'augmentation du nombre de couches augmente le coût de production de plus de 30 %. Chaque procédé de couche nécessite en moyenne 15 à 20 répétitions de lithographie (processus de photoréistance), et chaque couche entraîne un coût de fabrication supplémentaire d'environ 20 à 30 $. Pour une puce 3nm avec 25 couches, le coût total du processus est d'environ 600 $ ou plus.

  • Cela représente une augmentation de 71 % par rapport au coût moyen de fabrication d'une puce 7nm en 2018 (350 $).
  • Bien que la durée de vie moyenne des équipements de fabrication de semi-conducteurs soit de 5 ans, les équipements utilisés pour le procédé 3nm nécessitent une maintenance pendant plus de 10 ans.
  • Le rendement moyen en production pour le procédé 3nm est d'environ 82 %, soit une diminution de 9 points de pourcentage par rapport au procédé 7nm (91 %).

Comment l'augmentation du nombre de couches contribue-t-elle aux performances des puces ?

L'augmentation du nombre de couches améliore le rapport performance/consommation d'énergie des puces 3nm d'environ 15 à 20 %. Par exemple, la puce Exynos 2400, qui a été convertie de la structure en 19 couches du procédé 5nm de Samsung à un procédé 3nm, a mesuré une réduction de la consommation d'énergie de 18 % et une amélioration des performances de 12 % à la même fréquence d'horloge.

  • L'augmentation du nombre de couches réduit le délai de transmission des signaux (End-to-End Delay) d'environ 25 % grâce à la réduction de la longueur du câblage.
  • La lithographie EUV (Extreme Ultraviolet Lithography) utilisée dans le procédé 3nm peut maintenir la précision des couches à ±2 nm.
  • Les puces avec plus de 30 couches atteignent une réduction de l'interférence des signaux de 35 % dans l'ensemble du câblage.

Quelle est la difficulté de contrôle qualité due à l'augmentation du nombre de couches ?

Le temps d'inspection de la qualité de fabrication des puces avec plus de 30 couches augmente en moyenne de plus de 70 %. En raison du manque de temps d'utilisation des équipements d'analyse, le temps nécessaire pour analyser chaque couche est en moyenne de 3,5 heures, et le temps total d'analyse pour 30 couches est de plus de 105 heures.

  • Le taux d'adoption des systèmes d'analyse d'images basés sur l'IA pour la détection de défauts inter-couches a augmenté de 68 % en 2024.
  • L'erreur de superposition (Overlay Error) dans le processus de lithographie doit être limitée à ±1,2 nm pour le procédé 3nm, ce qui représente une exigence de 33 % plus stricte que le procédé 5nm précédent (±1,8 nm).
  • En raison de l'augmentation du nombre de couches, le temps moyen d'inspection par puce unique est de 24 heures, ce qui a un impact négatif sur la vitesse de production.

Foire aux questions

Q. Pourquoi le nombre de couches des puces 3nm est-il supérieur à 25 ? R. Le nombre de couches a été augmenté pour augmenter la densité des transistors et optimiser l'efficacité énergétique. En particulier, une structure de câblage complexe avec plus de 30 couches est nécessaire pour minimiser le chemin de transmission des données entre le cœur de la mémoire et le contrôleur CPU.

Q. Quel est l'impact de l'augmentation du nombre de couches sur le prix des puces ? R. Le coût de fabrication par couche est d'environ 25 à 30 $, et le coût moyen de fabrication d'une puce 3nm est de plus de 600 $. Cela représente une augmentation d'environ 71 % par rapport à la puce 7nm en 2018, ce qui se reflète directement dans le prix des derniers processeurs mobiles haut de gamme.

Q. Comment l'augmentation du nombre de couches a-t-elle modifié le taux de défaut des puces ? R. Le rendement moyen en production pour le procédé 3nm est d'environ 82 %, ce qui représente une diminution de 9 points de pourcentage par rapport au procédé 7nm (91 %). La difficulté de contrôle qualité a considérablement augmenté en raison des structures complexes telles que les courts-circuits inter-couches et les ruptures de câblage.

En résumé

  • Le nombre moyen de couches des puces 3nm est de 20 à 25, et certaines puces haute performance ont plus de 30 couches.
  • L'augmentation du nombre de couches augmente le coût de production de plus de 30 % et a un impact direct sur le prix des puces.
  • Bien que l'augmentation du nombre de couches améliore les performances et réduit la consommation d'énergie, le temps d'inspection qualité augmente en moyenne de 70 %.
How did you find this article?

Comments 0

Be the first to comment

Contact us

← 반도체뉴스 홈
반도체뉴스 Receive new posts via emailSubscribe to receive new content via email. You can unsubscribe at any time.
Was this helpful?Share it with friends & social